बड़े पैमाने पर उत्पादन में उच्च-शीट-प्रतिरोध एमिटर: वास्तविक बाधा कहाँ है?
विषय-सूची
उत्पाद परिचय
PV दुनिया में हर कोई इसे एक सिद्धांत मानता है: एमिटर शीट प्रतिरोध (Rsheet) बढ़ाने से आपको उच्च Voc मिलता है, लेकिन आपको फिल फैक्टर के ढहने से कीमत चुकानी पड़ती है। तो पहला सवाल सरल है। क्या उच्च शीट प्रतिरोध ने इस बार वास्तव में FF को तोड़ा?
चित्र a से d में बॉक्स प्लॉट देखें। डेटा थोड़ा प्रति-सहज ज्ञान युक्त है।
उच्च-Rsheet एकल पॉली-Si बनाम निम्न-Rsheet एकल पॉली-Si: Jsc मुश्किल से बदलता है, ΔJsc लगभग 0 है। Voc थोड़ा ऊपर जाता है। और FF, गिरने के बजाय, वास्तव में ऊपर चढ़ता है।
उच्च-Rsheet डबल पॉली-Si पूरा पैकेज है। निम्न-Rsheet एकल पॉली-Si बेसलाइन के मुकाबले, Jsc लगभग 0.12 mA/cm² बढ़ता है, Voc लगभग 2 mV बढ़ता है, और FF लगभग 0.4% ऊपर खींचा जाता है।
निष्कर्ष: उच्च-शीट-प्रतिरोध एमिटर ने वह परिवहन दंड नहीं लाया जिससे सभी डरते थे। संरचनात्मक अनुकूलन के माध्यम से, इसने पूरे विद्युत मापदंडों को ऊपर उठाया।
तकनीकी पैरामीटर
"डेड लेयर" से महीन ग्रिड तक: सटीक सर्जरी
चित्र e और f इसके पीछे की भौतिकी को प्रकट करते हैं।
पहले, डेड लेयर को मारें और जीवनकाल को दोगुना करें। चित्र e में ECV (इलेक्ट्रोकेमिकल कैपेसिटेंस-वोल्टेज) प्रोफ़ाइल दिखाती है कि उच्च-Rsheet एमिटर (लाल वक्र) की सतह बोरॉन सांद्रता निम्न-Rsheet (नीला वक्र) से काफी नीचे बैठती है। इसका मतलब है कि सतह "डेड लेयर", भारी डोपिंग के कारण होने वाला जाली-क्षतिग्रस्त क्षेत्र, पतला हो जाता है।
यह चित्र f में प्रभावी अल्पसंख्यक वाहक जीवनकाल में दिखाई देता है। निम्न-Rsheet नमूना केवल 10^15 cm^-3 के इंजेक्शन स्तर पर 0.70 ms तक पहुंचता है, जबकि उच्च-Rsheet नमूना सीधे 1.12 ms तक कूद जाता है। लंबा अल्पसंख्यक वाहक जीवनकाल पुनर्संयोजन धारा घनत्व J0 को नीचे खींचता है (चित्र g देखें), जो Voc लाभ को एक ठोस आधार देता है।
| पैरामीटर | निम्न-Rsheet एमिटर | उच्च-Rsheet एमिटर |
|---|---|---|
| अल्पसंख्यक वाहक जीवनकाल (10^15 cm^-3 पर) | 0.70 ms | 1.12 ms |
| ग्रिड लाइन पिच | 1120 μm | 825 μm |
| ग्रिड लाइन की चौड़ाई | 20 μm | 10 μm |
| J0 (डबल पॉली-Si) | उच्चतर | ~5 fA/cm² |
| संपर्क प्रतिरोधकता ρc (डबल पॉली-Si) | — | ~2-3 mΩ·cm² |
उच्च शीट प्रतिरोध अकेले पर्याप्त नहीं है, आपको अभी भी पार्श्व परिवहन को ठीक करना होगा। चित्र i में माइक्रोग्राफ की तुलना करें। कम-R उत्सर्जक में ग्रिड पिच 1120 μm और लाइन चौड़ाई 20 μm है। उच्च-R उत्सर्जक पिच को 825 μm तक कसता है और लाइन चौड़ाई को 10 μm तक सिकोड़ता है। यही ग्रिड पुनः डिज़ाइन का सार है: चूंकि उत्सर्जक प्रतिरोध बढ़ गया, ग्रिड को सघन और महीन बनाएं ताकि अधिक प्रवाहकीय पथ जुड़ें, जबकि पतली उंगलियां छायांकन क्षेत्र को घटाती हैं। यह महीन डिज़ाइन न केवल उच्च शीट प्रतिरोध से होने वाले नुकसान को रद्द करता है, बल्कि ऑप्टिकल कैप्चर में भी सुधार करता है।
तकनीकी लाभ
विद्युत मापदंडों के बीच गहरा समझौता
चित्र g और h उन दो मापदंडों को कवर करते हैं जिनकी लाइन इंजीनियर सबसे अधिक परवाह करते हैं।
पुनर्संयोजन धारा घनत्व (J0): उच्च-Rsheet डबल पॉली-Si (लाल बिंदु) में सबसे कम J0 है, लगभग 5 fA/cm², जो अन्य समूहों से काफी नीचे है। यह कहता है कि डबल पॉली-Si संरचना धातु अशुद्धता प्रसार को प्रभावी ढंग से रोकती है और इंटरफ़ेस पैसिवेशन की रक्षा करती है।
संपर्क प्रतिरोधकता (ρc): उच्च-शीट-प्रतिरोध उत्सर्जक सामान्यतः संपर्क प्रतिरोध को बढ़ाता है। लेकिन चित्र h में उच्च-Rsheet डबल पॉली-Si (लाल बिंदु) अभी भी ρc को निम्न स्तर पर रखता है, लगभग 2-3 mΩ·cm²। अनुकूलित धातुकरण (जैसे LECO या नैनो-सेकंड जूल हीटिंग) के माध्यम से, उच्च-शीट-प्रतिरोध उत्सर्जक अभी भी एक अच्छा ओमिक संपर्क बना सकता है, और कोई "उच्च प्रतिरोध मिलता है उच्च प्रतिरोध" FF आपदा नहीं होती।
उत्पाद अनुप्रयोग
उत्पादन लाइन के लिए तीन कठिन आंकड़े
चित्र j से l में सिमुलेशन और मापा डेटा को एक साथ जोड़ते हुए, PE (प्रक्रिया इंजीनियरों) और PD (उत्पाद विकासकर्ताओं) के लिए यहां कुछ लैंडिंग बिंदु हैं।
शीट प्रतिरोध के लिए एक नया एंकर: पारंपरिक 100-200 Ω/□ इष्टतम नहीं हो सकता है। डेटा बताता है कि लगभग 430 Ω/□ (चित्र e में लाल वक्र) तक धकेलने से सर्वोत्तम जीवनकाल और Voc लाभ मिलता है। लेकिन इसे उत्कृष्ट ट्यूब फर्नेस एकरूपता की आवश्यकता होती है, अन्यथा किनारे का प्रभाव बढ़ जाता है।
ग्रिड डिज़ाइन का ट्रेड-ऑफ: लाइन की चौड़ाई 20 μm से घटाकर 10 μm करने से स्क्रीन-प्रिंटिंग संरेखण सटीकता और सिल्वर पेस्ट की रियोलॉजी पर भारी माँग पड़ती है। चित्र k में सिमुलेशन सतह ग्रिड पिच और एमिटर शीट प्रतिरोध के बीच एक इष्टतम मिलान क्षेत्र दिखाती है, और अंधाधुंध फिंगर्स को पतला करने से श्रृंखला प्रतिरोध आसमान छूने लगता है।
डबल पॉली का "अदृश्य कवच": चित्र l में करंट डेंसिटी-वोल्टेज (JV) वक्र दिखाता है कि उच्च-Rsheet डबल पॉली-Si वक्र सबसे भरा हुआ है, जिसमें कोई स्पष्ट किंक नहीं है। यह साबित करता है कि डबल-लेयर संरचना परजीवी रिसाव को दबाने में काम करती है, इसलिए उच्च Voc वास्तव में उच्च PCE में बदल जाता है।
संपर्क और चर्चा
साथियों के लिए एक ईंट
हम सामने की सतह पर उच्च शीट प्रतिरोध (Voc के लिए) और महीन ग्रिड (FF बनाए रखने के लिए) का पीछा करते हैं, और पीछे की सतह पर डबल पॉली (Ag प्रवेश को दबाने और द्विफलकीयता बढ़ाने के लिए)। एक बार जब आप इस "दोनों-तरफ-चरम" संयोजन को जोड़ते हैं, तो प्रक्रिया विंडो बहुत तंग हो जाती है।
सामने की ओर उच्च-प्रतिरोध बोरॉन प्रसार PSG सफाई और बोरॉन स्रोत जमाव की एकरूपता पर अत्यधिक माँग रखता है। पीछे के डबल पॉली को CVD जमाव और लेजर ग्रूविंग में समान रूप से उच्च परिशुद्धता की आवश्यकता होती है।
यहाँ असली सवाल है। जैसे-जैसे सेल दक्षता 26.7% सैद्धांतिक सीमा की ओर बढ़ती है, क्या हमें उपकरणों के सूक्ष्म-एकरूपता नियंत्रण (बोरॉन प्रसार के लिए ट्यूब फर्नेस थर्मल फील्ड, CVD लोडिंग स्टेज की समतलता) पर अधिक ऊर्जा खर्च करनी चाहिए, बजाय अंतहीन रूप से नए प्रक्रिया चरणों को जोड़ने के? आप में से जो लोग लाइन पर कड़ी मेहनत कर रहे हैं, आपके अनुसार उच्च-Rsheet एमिटर प्लस डबल पॉली के बड़े पैमाने पर उत्पादन को रोकने वाली सबसे बड़ी बाधा क्या है, उपकरण क्षमता या प्रक्रिया-एकीकरण मानसिकता?
Ooitech का दृष्टिकोण
ईमानदारी से कहूँ तो, यहाँ की कहानी एक नए प्रक्रिया चरण के बारे में कम है और अधिक इस बारे में है कि जब आप दोनों सतहों को एक साथ धकेलते हैं तो विंडो कितनी तंग हो जाती है। 430 Ω/□ एमिटर पर 10 μm फिंगर प्रिंट संरेखण और फर्नेस एकरूपता पर जीती या मरती है, इसलिए लड़ाई वास्तव में "कौन सा नुस्खा" से "मेरा हार्डवेयर कितना दोहराने योग्य है" की ओर बढ़ती है। मॉड्यूल लाइन पर वही तर्क स्ट्रिंगिंग और इंटरकनेक्शन पर काटता है, जहाँ महीन, नाजुक फिंगर्स लापरवाह हैंडलिंग को दंडित करते हैं। यदि आप देखना चाहते हैं कि यह एकरूपता का जुनून फर्श पर कैसे खेलता है, तो Ooitech YouTube चैनल को सब्सक्राइब करना उचित है (www.youtube.com/ooitech)।
